当前位置:首 页 --> 方案设计
集成运放的使用
发布时间:2024/3/25 10:34:00 来源:永阜康科技
在线咨询:
给我发消息
李湘宁 2850985550
给我发消息
张代明 3003290139
给我发消息
姚红霞 3003214837
13713728695

一、集成运放的外引线(管脚) 

目前集成运放的常见封装方式有金属壳封装和双列直插式封装,外形如图3.7.1 所示,以后者居多。双列直插式有8、10、12、14、16 管脚等种类,虽然它们的外引线排列日趋标准化,但各制造厂仍略有区别。因此,使用运放前必须查阅有关手册,辨认管脚,以便正确连线。

二、参数测量

使用运放之前往往要用简易测试法判断其好坏,例如用万用表电阻的中间挡(“×100 Ω”或“×1kΩ”挡,避免电流或电压过大)对照管脚测试有无短路和断路现象。必要时还可采用测试设备量测运放的主要参数。

三、调零和设置偏置电压

由于失调电压及失调电流的存在,输入为零时输出往往不为零。对于内部无自动稳零措施的运放需外加调零电路,使之在零输入时输出为零。

对于单电源供电的运放,常需在输入端加直流偏置电压,设置合适的静态点,以便能放大正、负两个方向的变化信号。例如,为使正、负两个方向信号变化的幅值相同,应将 Q 点设置在集成运放电压传输特性的中点,即Vc/2处,如图3.7.2(a)所示。

图(b)和(c)分别为阻容耦合和直接耦合两种情况下的偏置电路;静态时,u=u=0,由于4个电阻均为 R,阻值相等,故u1=uN=Vcc/2,如果正、负两个方向信号变化的幅值不同,可通过调整偏置电路中电阻阻值来调高或调低Q 点。

四、消除自激振荡

为防止电路产生自激振荡①,且消除各电路因共用一个电源相互之间所产生的影响,应在集成运放的电源端加去耦电容;“去耦”是指去掉联系,一般去耦电容多用一个容量大的和一个容量小的电容并联在电源正、负极。

 
    您可能对以下产品感兴趣  
产品型号 功能介绍 兼容型号 封装形式 工作电压 备注
IU8202 PVDD=3.6V: PO=200mW/RL=16Ω; PO=180mW/RL=32Ω DFN-8(1.6*1.6) 2.5V-5.5V 差分输入、支持大动态信号输出、超低静态功耗5μVRMS超低底噪, 400mW单声道高性能音频驱动芯片
IU8200 3.6V/210mW/16Ω DFN-10 2.5V-5.5V 差分输入, 10μVRMS 超低底噪, 300mW单声道高性能音频驱动芯片
IU632 U632C是一款3VRMS无杂音立体声线性驱动器,此驱动器设计用于去除输出隔直流电容器, 以减少组件数目及成本。对于那些将尺寸和成本作为关键设计参数的单电源电子产品, 该器件是理想的选择,IU632C能够在3.3V/5.0V电源电压供电时驱动2VRMS/3VRMS进入一个10kΩ负载。 DRV632/SGM8903/AD22650 TSSOP-14 2.5V-5.5V 集成Charge pump,3Vrms音频线性驱动器
 
深圳市永阜康科技有限公司 粤ICP备17113496号 服务热线:0755-82863877 手机:13242913995