这个16位DAC (R-2R) 输出显示了7FFFh – 8000h代码变化时的短时毛刺脉冲干扰的特性。

到底发生了什么？
在理想情况下，DAC的输出按照预期的方向从一个电压值移动到下一个电压值。但实际情况中，DAC电路在某些代码到代码转换的过程中具有下冲或过冲特性。
这一特性在每一次代码到代码转换时都不一致。某些转换中产生的下冲或过冲特性会比其它转换更加明显。而短时毛刺脉冲干扰技术规格量化的就是这些特性。DAC短时毛刺脉冲干扰会瞬时输出错误电压来干扰闭环系统。
图2显示的是具有单突短时毛刺脉冲干扰的DAC的示例。一个电阻串DAC产生的通常就是这种类型的短时毛刺脉冲干扰。
图2

单突DAC输出短时毛刺脉冲干扰特性。

在图2中，代码转换的位置是从7FFFh到8000h。如果你将这些数变换为二进制形式，需要注意的是这两个十六进制代码的每个位或者从1变换为0，或者从0变换为1。
短时毛刺脉冲干扰技术规格量化了这个毛刺脉冲现象所具有的能量，能量单位为纳伏秒，即nV-sec (GI)。这个短时毛刺脉冲干扰的数量等于曲线下面积的大小。
单突短时毛刺脉冲干扰是由DAC内部开关的不同步造成的。那是什么引起了这一DAC现象呢？原因就是内部DAC开关的同步不总是那么精确。由于集成开关电容充电或放电，你能在DAC的输出上看到这些电荷交换。
R-2R DAC产生两个区域的短时毛刺脉冲干扰错误（图3）。由于出现了双脉冲误差，从负短时毛刺脉冲干扰 (G1) 中减去正短时毛刺脉冲干扰 (G2) 来产生最终的短时毛刺脉冲干扰技术规格。
图3

具有R-2R内部结构的DAC表现出双突短时毛刺脉冲干扰

图3中的代码转换仍然是从7FFFh至8000h。

为了理解DAC短时毛刺脉冲干扰的源头，我们必须首先定义主进位转换。在主进位转换点上，最高有效位 (MSB)从低变高时， 较低的位从高变为低，反之亦然。其中一个此类代码变换示例就是0111b变为1000b，或者是从1000 000b变为0111 1111b的更加明显的变化。
有些人也许会认为这一现象在DAC的输出表现出巨大的电压变化时出现。实际上，这并不是每个DAC编码机制都会出现的情况。更多细节请见参考文献1。
图4和图5显示了这种类型的毛刺脉冲对一个8位DAC的影响。对于DAC用户来说，这一现象在单个最低有效位 (LSB) 步长时出现，或者在一个5V、8位系统中，在19.5mV步长时出现。
图4

在这个8位DAC配置中，此内部开关有7个R-2R引脚被接至VREF，有1个R-2R引脚接地。

图5

在这个DAC配置中，此内部开关有1个R-2R引脚被接至VREF，有7个R-2R引脚接地。

在DAC载入代码时，会有两个区域产生输出毛刺脉冲：同时触发多个开关的开关同步和开关电荷转移。
此电阻串DAC具有一个单开关拓扑。一个电阻串DAC抽头连接到巨大电阻串的不同点。开关网络不需要主进位上的多个转换，因此，产生毛刺脉冲的可能进性较低。开关电荷将会产生一个较小的毛刺脉冲，但是与R-2R结构DAC产生的毛刺脉冲相比就显得微不足道了。
代码转换期间，R-2R DAC具有多个同时开关切换。任何同步的缺失都导致短时间的开关全为高电平或全为低电平，从而使得DAC的电压输出迁移至电压轨。然后这些开关恢复，在相反的方向上产生一个单突短时毛刺脉冲干扰。然后输出稳定。
这些毛刺脉冲的电压位置是完全可预计的。在使用R-2R DAC时，最糟糕的情况是毛刺脉冲误差出现在所有数字位切换，同时仍然用小电压变化进行转换时。在这种情况下，用主进位转换进行DAC代码变化；从代码1000…变换为0111…。
检查真实DAC运行状态
现在，我们已经定义了针对短时毛刺脉冲干扰误差的备选代码转换，我们可以仔细观察一下16位DAC8881(R-2R DAC) 和16位DAC8562（电阻串DAC）的R-2R和电阻串DAC短时毛刺脉冲干扰。
在图6中，DAC8881的短时毛刺脉冲干扰为37.7 nV-sec，而DAC8562的短时毛刺脉冲干扰为0.1 nV-sec。在这两张图中，x轴的刻度为500ns/div，而y轴的刻度为50mV/div。
图6

R-2R和电阻串短时毛刺脉冲干扰性能

毛刺脉冲消失了

如果存在DAC短时毛刺脉冲干扰问题，用户可以使用外部组件来减小毛刺脉冲幅度（图7a），或者完全消除短时毛刺脉冲干扰能量（图7b。）
图7

用一阶低通滤波器 (a) 或采样/保持解决方案 (b) 来减少短时毛刺脉冲干扰误差。

DAC之后的RC滤波器可减少毛刺脉冲幅度（图7a）。短时毛刺脉冲干扰周期决定了适当的RC比。RC滤波器3dB的频率比短时毛刺脉冲干扰频率提前十倍频。在选择组件时需要确保电阻器的电阻值较低，否则的它将会与电阻负载一起产生一个压降。由于毛刺脉冲能量从不会丢失，执行单极低通滤波器的代价就是在稳定时间加长的同时误差被分布在更长的时间段内。
第二种方法是使用一个采样/保持电容器和放大器（图7b）。外部开关和放大器消除了DAC内部开关产生的毛刺脉冲，从而获得较小的采样/保持 (S/H) 开关瞬态。在这个设计中，开关在DAC的整个主进位转换期间保持打开状态。一旦转换完成，开关关闭，从而在CH采样电容器上设定新输出电压。当DAC准备升级其输出时，此电容器在外部开关打开时继续保持新电压。这个解决方案成本较高，也会占据更多的板级空间，但能够在不增加稳定时间的情况下减少/消除毛刺脉冲。
结论
短时毛刺脉冲干扰是一个非常重要的动态非线性的DAC特性，你将会在器件以工作采样率运行时遇到这个问题。但是，这只是冰山一角。影响高速电路的其它因素还有转换率和稳定时间。请随时关注下一篇与这一主题相关的文章。