移动设备中需要改进性能的最新领域是存储系统。JEDEC正在推动LPDDR3存储接口规范发展，其一直以1.2V的电压工作。LPDDR3给移动设备设计带来的是更快的读/写速度、更紧密的封装，以及更低的电池耗电量。下一代智能手机和平板电脑将采用这种新型存储技术，当然也给LPDDR3的测试和检验带来了新的挑战，包括在执行信号完整性测量时的信号访问以及精确检测更低幅度的快速读/写突发。

JEDEC要求从存储芯片的焊球处执行信号完整性验证测试。由于LPDDR3的封装尺寸缩小，挑战变成了实现良好信号完整性测量的“观测点精度”问题。从不能接触的节点获得准确的波形数据是LPDDR3的主要问题。

在传统计算系统中，可以从DIMM背面，用非常短的过孔把探测点与焊球隔开，实现焊球探测接入。在基于移动设备的存储器中，DIMM可能就位于处理器芯片的顶部，不必再接入封装的背面。这样一来，必须考虑插入式工具（interposer）/夹具，以打开物理通路。这些器件带来了额外的信号损耗，影响着观测点精度。而在测量仪器中，必须检定(一般使用采样示波器或VNA作为S参数)并考虑观测点精度。

一旦能够在LPDDR3测试中实现可靠的观测点，那么下一个挑战是使用适当的仪器采集和显示信号，实现准确检验。在1.2V时，LPDDR3信号将要求在示波器中更审慎地设置幅度测量(垂直标度)。LPDDR3存储器上的读/写速度数据流越快，就需要更精确的触发方式，隔离有序突发业务，检验其电气性能是否满足JEDEC的新兴规范。

总之，对移动设备性能无休止的需求导致需要更高的存储器带宽，来处理数据密集型多媒体应用，同时要在一定程度上降低电池耗电量，以延长充电的间隔时间。JEDEC机构的最新工作将升级两个前沿领域。成功地实现这一点要求优秀的测试观测点策略及可靠的平台，以采集信号，执行很快就会出现的一致性测试和验证测试。