数字高清音频(HD音频)解决方案市场发展迅速，竞争激烈，具体应用包括数字电视(DTV)、机顶盒(STB)、蓝光播放器和家庭娱乐系统等等。HD音频设备正在快速变得越来越受欢迎，并且市场对更低成本和更高性能的设备有着强劲的需求。而针对具有互联网功能的DTV和STB设备，以及流媒体TV服务，比如Google TV，必须支持大范围的音频编解码器；同时，现有音频编解码器也在不断演进，新的编解码器不断涌现。除了MP3、AAC、WMA、RealAudio等主流编解码器之外，一些设备还需要支持计算密集型的有损和无损HD音频编解码器，比如杜比(Dolby)和DTS。某些HD音频标准可支持高达24.5Mbps的比特率，而前代编解码器只有不到1Mbps。这些市场要求意味着需要尺寸更小、功耗更低、同时又不影响音频性能和质量的高效音频平台。

家庭音频市场带来的新需求
就标准音频规范和HD音频规范而言，在处理的复杂性、音频通道数目、比特率和精度要求等方面，两者存在着显著的差异。HD音频系统提出的新要求影响到集成电路(IC)设计的各个方面，也带来了一些巨大挑战，即如何让这类全新的家庭娱乐设备提供消费者所期望的音频质量。例如，具有互联网功能的DTV和STB设备以及流媒体TV服务，需要支持多个音频编解码器，故需兼容更大范围的HD标准，并采用计算高度密集型的有损和无损HD音频编解码器。
而且，除了HD音频编解码器之外，DTV制造商还通过采用专门的音频后处理算法来实现自己产品的差异性。音频后处理主要是弥补数字电视扬声器体积小巧纤薄、功率较低，且放置位置欠佳等局限，满足用户对更高音频体验的期望。这意味着DTV音频处理器必须功能足够强大，不但可以处理HD音频编解码器，更可以完成多个后处理工作，比如虚拟环绕声(从立体声到5.1环绕效果)、自动音量调节、虚拟低音和动态范围压缩。
有些应用需要面对更复杂的情况，比如新式的STB需要同时解码3个或更多个音频流，具体来说，用户常常会在DTV上观看一个流媒体码流的时侯，在DVR中记录第二个码流 (可能涉及到编码，以节省磁盘空间)，同时把第三个流媒体码流转码 (将一种格式解码，并以另一种格式编码)到移动设备中，以便可以外出携带 (这可能涉及到采用适合移动设备的不同格式进行解码＋编码)。这种同时音频解码和编码的工作使得音频处理器的负荷过重，所以要求它具有非常高的性能。另外一种情况有所不同，但同样具有很大挑战性，即支持多设备同时转码。
随着新型家庭媒体网关的出现，需要把音频分配给家中多个设备，比如DTV、PC、互联网平板电脑、智能手机等等。这些家庭媒体网关显然必需支持多个音频流媒体到不同设备的转码，并利用DLNA等方案对它们进行分配。

家庭音频处理IC面临的新挑战
从这些家庭音频使用案例中，可以看出，在设计一个用于家庭娱乐的多媒体IC时，该IC的音频处理器或子系统要面对的挑战不会比视频或图形领域的更简单，这些挑战包括：
第一，必须具备处理有损和无损HD音频编解码器的能力，满足Dolby Digital Plus和DTS-HD High Resolution等有损编解码器标准的质量标准要求，以及Dolby TrueHD 和 DTS-HD Master Audio无损编解码器标准的比特精准要求。此外，这些音频标准的质量要求使其必需使用很宽的动态范围，一般远大于音频流原本固有的24位音频采样数据宽度。这些编解码器属于计算密集型，给计算能力和宽动态范围带来了挑战。
第二，极高比特率编解码器(如DTS-HD Master Audio等HD音频标准)的比特率高达24.5Mbps，致使数据量庞大，从而需要大容量且成本高昂的片上数据RAM。
第三，多任务用户案例，比如在DTV或 STB中，必需处理多个流媒体(每一个都包含多个音频通道)，并实现音频后处理效果，这就需要任务间的切换，带来代码和数据交换的负荷。交换间隔对音频子系统设计有显著的影响，例如，每帧交换与每10帧交换，会影响到所需的处理器速度(MHz)、所需的L1代码和数据存储器大小，以及外部存储器带宽。
第四，系统限制。由于IC的音频和视频子系统访问外部DDR的时间及带宽大有不同(一般而言，视频的优先级更高)，音频子系统必须足够稳健，以处理很大的DDR延时，通常在100-500个处理器周期范围。
第五，优秀的软件开发能力。一个新的音频处理器，需要通过Dolby 与 DTS HD音频编解码器的实现和验证，这个挑战非常耗费资源，且需要很多人年工作量。
最后是惯常的成本压力，以及IC价格的不断下跌，因此必需尽量减少片上处理器内核的数目，使用小容量的L1存储器和速度更慢(因此更便宜)的外部DDR存储器。成本问题也在推动这些非便携式设备降低功耗，不仅仅是因为环保原因，同时也为了减小散热，以便能够使用更廉价的IC封装。
从特性来看，音频信号处理需要DSP，目前的最新发展趋势是需要功能更为强大的DSP。这里举几款多媒体IC来说明上述趋势是显而易见的。比如，ST的 FLI7510 DTV IC使用了两颗音频DSP，每颗时钟频率均为450MHz；而Sigma Design最新推出的SMP8910 IC使用了三颗音频DSP，每颗时钟频率为400MHz。这两款IC使用的DSP都是厂商各自内部开发的，并且由于需要执行大量的音频处理任务，它们都采用了多核DSP设计。
CEVA提供了一种替代性单核解决方案，即CEVA-TeakLite-III系列，其包含了CEVA-TL3210 内核和全新的 CEVA-TL3211 DSP内核。CEVA-TeakLite-III系列拥有32位的本地数据宽度和一个72位的算术累加器，可处理要求最严苛的HD音频用户案例。
CEVA-TL3211是下一代音频DSP内核，采用40nm工艺时，运行速率可达1 GHz，硅片占位面积仅0.2mm2。这种单核可授权音频处理器解决方案能够完全满足现在及未来的极高的HD音频处理能力、具备设计与使用的灵活性、超低功耗且易于编程。CEVA-TL3211 DSP 内核包含了一个高性能、低功耗、完全可综合的 CEVA-TeakLite-III DSP引擎；一个支持高速AXI系统总线的可配置L1程序/数据缓存及TCM；一个集成式功率调节单元(PSU)；以及一整套已获验证的最优化Dolby 与 DTS HD编解码器，把所有这些功能结合在一起，就能够解决HD音频IC设计在各方面的难题。
CEVA-TeakLite-III DSP内核系列能够帮助IC公司为其多媒体IC设计出同类最佳的音频子系统，采用一个功能强大的单内核、小容量本地存储器以及大延时DDR，即可实现高效的编解码。CEVA-TeakLite-III是已经业界验证的、先进的音频DSP。