电磁干扰（EMI）曾经是装置设计人员处理高速信号时的特别关注点，现在已经不仅仅局限于少数高端应用。随着半导体技术不断创新，低成本、高性能的片上系统（SoC）、微控制器（MCU）、处理器、数字信号处理器（DSP）、特殊应用集成电路（ASIC）、现场可编程门阵列（FPGA）以及模拟/数字转换器（ADC）已经面市。然而，用于驱动这些集成电路（IC）的高速时钟信号将产生更多的EMI，这给消费电子、企业、通信以及嵌入装置的设计人员带来了更多挑战。

遗憾的是，EMI问题并不仅仅局限于时钟，诸如数据总线、连接件和网络接口等使用数据传输和高速信号的装置也会产生有害的EMI。同时EMI也是数字电源所关注的问题，这些电源通过采用高频开关提升效率。随着产品的更新换代，情况就变得越来越糟，时钟速度的提升和电源电压的降低，降低了产品的整体噪声容限。如果对此置之不理，这些高频信号及其谐波（见图1）产生的峰值能量将会超过FCC规范A类和B类第15部分中有关EMI的限制，同时也会延迟产品上市时间。这些问题，连同更短设计周期、批量生产市场对成本敏感性的增长以及更短的产品生命周期，所有这些使得开发人员在有限时间内开发出高质量的产品面临诸多挑战。


图1. 10MHz下载波和谐波功率与输出驱动强度的对比
（范例：Silicon Labs Si5350/51时钟IC）

电磁干扰（EMI）
任何在电场内移动或变化的电荷都会产生电磁辐射，辐射强度与速度和变化大小成正比。有时电磁波发射是有意而为之，例如当通过手机天线传输数据时；但许多数字系统如PC、PDA、智能手机、打印机和扫描仪会产生有害的辐射，从而干扰附近的电路。在这些系统内部，周期性时钟信号是EMI辐射的主要来源。

基本正弦频率的基频和基频的奇倍频（例如谐波）构成方波。谐波频率决定辐射频谱的频率，同时驱动大小决定带宽或每个谐波的辐射强度。因此，EMI辐射随着边沿速度（上升和下降时间）和驱动大小的提升而增加。

屏蔽是广泛采用的防止EMI产生的好方法，可以把EMI抑制在系统内部，使用接地屏蔽完全或部分覆盖辐射点。在有较强辐射的系统中，屏蔽是一种非常有效的方法。对于许多系统而言，尤其是便携式和手持式产品，屏蔽或许是降低EMI辐射最理想的方法。然而屏蔽不仅增加了系统体积、重量和成本（这些因素在许多应用中有严格要求），同时也大大增加了劳动力成本。

减少时钟和定时信号产生EMI辐射的另一种广泛采用的方法是，使用低通滤波器消除其产生的高次谐波。具体来说，采用这种方法可以降低信号升降时间，从而减少EMI辐射。但是这一技术在高速系统中通常是不可行的，因为通过滤波来降低升降时间的同时也会降低关键的建立-保持时间容限，增加信号过冲、下冲和振铃数量，同时也会增加时钟对其他干扰源的敏感性，所有这些都会对抖动性能造成影响。

滤波的另外一个主要问题是它不是系统级的，仅产生有限的局部影响。这就意味着，即使已经降低了系统中的某个节点的辐射，而其他节点的辐射并不会降低。因此，辐射总体降低可能会很小，如要解决所有EMI辐射源问题，需要有更好的技术。

扩频时钟技术
虽然EMI产生的基本原理相对容易理解，但由于不易预测的模型和复杂的参数，精确模拟整个系统是困难、耗时且容易出错的。与其尝试调整现有EMI到可接受水平，倒不如在一开始就采用最有效的设计策略确保减少EMI的引入。另外，从源头上消除EMI意味着在整个系统中而不仅仅是在放置滤波器的局部产生更好的信号完整性。

控制并降低EMI的最有效的方法之一是采用扩频时钟发生器（SSCG）技术。扩频技术不是保持一个固定频率，而是使用低频率信号调制系统时钟，产生一个具有边带谐波的频谱。通过把窄带时钟调制为更宽的频谱，基频和谐波的峰值频谱能量可同时得到降低（见图2）。调制频率（FM）通常在30-33 kHz之间，即可足够大的扩展能量到音频带上，也可足够小的避免在系统中产生定时和跟踪问题。


图2. SSCG时钟在任意单一频率下降低EMI

从本质上来说， SSCG时钟IC通过线性增加或降低时钟频率而增大了可控抖动。然而尽管扩频信号内总的辐射能量与未调制的信号相同，但是由于频谱被分散到更多频率上，频谱分量的强度相对较低。因此，开发人员能够把EMI降低到所需的水平。此外，SSCG技术在降低EMI的同时并没有降低时钟信号质量，可以从测试周期抖动和周期间抖动得出这一结论（见图3）。


图3. SSCG时钟使周期和周期间抖动最小

我们假设使用32kHz非线性频率调制66.666MHz的系统时钟。由于该调制是以系统时钟频率为中心（本例中为66.666 MHz），因此被称为中心扩频调制。使用±1.5%频率调制限制的相同时钟所产生的EMI减少量（与未调制系统时钟相比），可通过基频和三次谐波展示。更改配置可了解EMI是如何被消减的，例如对于基频和三次谐波来说，采用三角配置的±1.5%中心展频与66.666MHz相同时钟上产生的相对EMI减少量是不同的。

与其它降低EMI的方法相比，扩频时钟发生器能够使整个系统的EMI大幅降低。具体而言，因为所有时钟和定时信号来源于同一个被调制的SSCG时钟，调制比例相同（包括总线和连接件），因此SSCG技术降低了整个系统的EMI，而不仅在局部电路。对于大多数应用来说，在初期设计阶段给系统选择扩频时钟，可免去后期因需要降低EMI而采取的补救措施。

可编程扩频
为系统调整固定功能的时钟发生器通常需要匹配的模拟元器件。与其更换不同的模拟元器件以便优化匹配系统和降低EMI，倒不如选择可编程时钟发生器，通过简单配置不同时钟参数即可优化定制时钟输出，并匹配所需的应用性能（见表1）。这种方法消除了手动调谐系统所需的复杂计算，简化了开发过程。可编程时钟元器件也可以轻松快捷的适应设计中影响时序参数的变化，降低开发人员的设计风险。


表1. Silicon Labs SL15100 SSCG可编程时钟参数

时钟信号完整性的关键因素之一是电路板走线和驱动负载到时钟驱动器的阻抗匹配。阻抗匹配能确保时钟信号不受驱动时钟信号的过冲或下冲以及振铃所造成的影响。可编程时钟可以实现这一目标，通过调整各个时钟输出驱动器的阻抗大小，确保与不同负载阻抗大小的优化配置。可编程时钟驱动强度允许开发人员分别为每个输出进行负载阻抗匹配，以获取相匹配的阻抗大小，基于系统测算出的实际大小优化信号完整性。此外，在可接受的信号完整性限度内，可编程驱动电平可以用于控制时钟信号上升和下降时间，在可接受的信号完整性限制下降低速度。通过降低信号的总体高频谐波含量，进一步降低EMI辐射。

灵活的可编程时钟频率调制也简化了电磁兼容性（EMC）测试。由于频率调制可以变化（例如，Silicon Labs SL15100 SSCG时钟IC的频率调制范围是0%-5%），因此在设计和测试过程中，可以轻而易举地进行兼容性测试。这种可编程能力使得在设计阶段早期即可进行验证反馈，消除了设计后期修改所需的成本，避免了产品设计延迟，大大缩短了产品上市时间。

辐射在可接受的范围内、且产品满足EMC要求的系统开发人员也能够从扩频时钟发生器的使用中获益。例如，许多大批量生产的消费产品，例如喷墨/多功能打印机或掌上电脑（PDA）采用多层电路板增加信号容差。如果将SSCG时钟应用于此类设计，通常能够降低辐射水平，甚至能够采用更少层数电路板实现系统，从而大大节约成本。

时钟选型
系统开发人员可在多种为EMI消减而优化的通用、低压CMOS时钟IC中进行选型。例如，Silicon Labs的Si5350/51时钟IC（见图4）可编程时钟解决方案，支持最多8路输出，频率范围最大150MHz，适用于大批量和对成本敏感的应用，例如数码相机、打印机、显卡、机顶盒、HDTV（高清电视）和家庭网关等。这些时钟元器件通常具有较低功耗（26mA内核功耗），与其他时钟技术相比较少的电路板空间（4.0mm x 4.0mm封装尺寸），而且每个输出频率支持独立的SSC（频谱扩展控制）控制（即开/关）。


图4. Silicon Labs Si5350/51可编程通用时钟IC

可为特定互连标准而优化的时钟发生器也是可选择的，例如PCI Express时钟IC。有两类可选产品：固定功能时钟以及工厂定制时钟，这些元器件符合PCI Express Gen1、Gen2、Gen3标准，适用于消费类、服务器、存储、医疗和测试装置等应用中。PCI Express时钟也支持PCI Express标准规定的SSC。

同时，开发人员也可以选择特别针对处理器的时钟发生器。例如，x86低功耗替代时钟为基于x86的嵌入式应用提供低功耗下运行。这些应用包括存储、刀片式服务器、机顶盒、医疗、测试装置以及家庭和工业自动化应用等。由于针对基于x86应用进行了优化，因此所提供的集成特性消除了多种板级元器件，例如外部电阻和电平转换器，从而降低了系统成本。

同时，开发人员应意识到，在整个系统中分配时钟信号时，时钟分配元器件可用来减少EMI。这些时钟分配元器件能够追踪频谱扩展，能够传输它到各分布时钟上。诸如零延时LVCMOS和PIC Express扇出缓冲器等元器件适用于服务器、路由器和交换机；同时温度控制的XO（TCXO）扇出缓冲器适用于智能手机、平板电脑和其他便携式系统，提供优秀的频率控制解决方案。

许多EMI消减措施和定时特性可以集成到SSCG（扩频时钟发生器）元器件来获取更高性能。一些时钟支持多路输出，大多数时钟具有可选频谱扩展时钟功能的多路PLL（锁相环），开发人员可集成关键元器件，例如缓冲器和电平转换器。例如，Silicon Labs的SL15100时钟IC具有一个PLL时钟倍频器、内置频率分频器和开关电路，提供两路输出；而SL28PCle30元器件功能更多，最多可提供9路输出。基于一阶晶体（first-order crystal）的多输出时钟，每个时钟都有各自的可编程范围，无需多种不同的晶体或晶体振荡器，因此，大幅降低了BOM成本，缩小了电路板尺寸。对于便携式装置，使用可编程的SSCG时钟IC与传统时钟拓扑相比可改善功耗，延长电池寿命。

对于大批量应用市场来说，开发人员可以创建定制配置的时钟元器件去优化抖动性能、功能及成本。例如，为了加快设计进程，Silicon Labs提供基于Web的在线ClockBuilder工具(www.silabs.com/ClockBuilder)，时钟产品选择和元器件配置的一气呵成，并且无论有没有SSC都允许客户为不同应用特制的时钟产品。

小结
评估及模拟EMI辐射是个相当复杂的过程。通过简单的调整布局、上升/下降时间，以及采用扩频时钟技术，无需复杂的分析和模拟，开发人员就可以将辐射功率降低到满足大多数应用需要的水平。

SSCG时钟IC在源头上消除EMI，提供了一种具有成本效益的管理EMI方法。SSCG元器件具有高集成度和灵活的定时参数，能够简化系统设计、消除了许多高成本的分立元器件，同时提升了性能、最大限度地降低了电路板面积、缩短了产品上市时间。